PCB論壇網

 找回密碼
 注冊
查看: 1756|回復: 0
打印 上一主題 下一主題

[疑難解惑] 原創|高速信號PCB設計處理的通用原則

[復制鏈接]
跳轉到指定樓層
1#
發表于 2017-2-7 09:36:35 | 只看該作者 回帖獎勵 |倒序瀏覽 |閱讀模式

通用的高速信號PCB設計處理原則有:

(1)層面的選擇:處理高速信號優先選擇兩邊是GND的層面處理

(2)處理時要優先考慮高速信號的總長

(3)高速信號Via數量的限制:高速信號允許換一次層,換層時加GND VIA如圖


(4)如果高速信號在連接器有一端信號沒有與GND 相鄰PIN時,設計時應加GND VIA 如下圖:


(5)高速信號在連接器內的走線要求:在連接器內走線要中心出線。

(6)高速信號應設置不耦合長度及本對信號的長度誤差,在做長度誤差時須考慮是否要加PIN DELAY

(7)高速信號處理時盡量收發走在不同層,如果空間有限,需收發同層時,應加大收發信號的距離

(8)高速信號離12V 要有180 MIL的間距要求,距離時鐘信號65mil間距

更多技術干貨請關注快點PCB學院公眾號

回復

使用道具 舉報

您需要登錄后才可以回帖 登錄 | 注冊

本版積分規則

Archiver|小黑屋|手機版|PCB設計論壇|EDA論壇|PCB論壇網 ( 滬ICP備05006956號-1 )

GMT+8, 2020-10-24 20:12 , Processed in 0.076123 second(s), 19 queries .

Powered by Discuz! X3.4

Copyright © 2001-2020, Tencent Cloud.

快速回復 返回頂部 返回列表
10万本金百家乐投注